【最新通知】:
嵌入式软件

Cadence优化全流程数字与签核及验证套装支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU

2017-09-06 10:42:26   来源:单片机与嵌入式系统应用   浏览: 69 次

关键字:

  楷登电子宣布,其全流程数字签核工具和Cadence 验证套装的优化工作已经发布,支持最新Arm Cortex-A75和Cortex-A55 CP,基于Arm DynamIQ技术的设计,及Arm Mali-G72 GPU,可广泛用于最新一代的高端移动应用、机器学习及消费电子类芯片。为加速针对Arm最新处理器的设计,Cadence为Cortex-A75和Cortex-A55 CPU量身开发全新7nm快速应用工具(RAK),包括可实现CPU间互联和3级缓存共享的DynamIQ共享单元(DSU),以及专为Mali-G72 GPU开发的7nm RAK。

  我们的客户已经开始使用完整的数字和签核工作流程及Cadence验证套装,对采用全新Arm Cortex和Mali处理器的复杂系统级芯片(SoC)进行流片。如需了解支持Cortex-A75、Cortex-A55和Mali-G72处理器的Cadence全流程数字及签核解决方案,请访问www.cadence.com/go/dandsarmraks7nm。如需了解对采用Arm Cortex-A75、Cortex-A55和Mali-G72处理器的设计提供支持的Cadence验证套装,请访问www.cadence.com/go/vsuitearm7nm

  Cadence RAK可以加快7nm设计的物理实现、签核和验证速度,帮助设计师缩短移动芯片和消费类芯片的上市时间。Arm与Cadence拥有多年合作经验,Cadence全新RAK将为Arm IP的实现提供针对性的技术支持。

  基于该RAK,Cadence数字签核工具可实现最优功耗、性能和面积(PPA)目标。工具中包含脚本、芯片布局图样例和Arm 7nm IP库。Cadence的RTL-to-GDS全流程工作流包括如下数字和签核工具:

  · Innovus 设计实现系统:基于统计的片上偏差(SOCV)的传递和优化结果 可以改善7nm设计的时序、功耗和面积收敛

  · Genus™ 综合解决方案:寄存器传输级(RTL)综合可以满足当前所有最新的7nm先进工艺节点的设计要求,并借助Innovus系统实现整体设计收敛

  · Conformal® 逻辑等价性检查(LEC):保证设计实现流程中逻辑改变和工程改变指令(ECO)的精确性

  · Conformal低功耗:实现并验证设计过程中的功耗约束文件,并将低功耗

  等价性检查与结构性、功能性检查相结合,实现低功耗设计的全芯片验证

  · Tempus™ 时序签核解决方案:实现基于路径、签核准确、可物理感知的设计优化,缩短流片时间

  · Voltus™ IC电源完整性解决方案:在设计实现和签核过程中使用静态和动态分析,确保最佳的功耗分布

  · Quantus™ QRC提取解决方案:满足所有7nm先进节点设计要求,确保芯片成品准确符合设计方案

  “Cortex-A75和Cortex-A55 CPU可以提供分布式智能从终端到云端(edge-to-cloud),同时搭配Mali-G72 GPU,可以帮助客户体验到在多台设备上的高效和高质量的图像。”Arm公司副总裁兼计算事业部总经理Nandan Nayampally表示,“通过与Cadence的持续紧密合作,Cadence推出的全新数字实现与签核RAK,以及针对Arm 最新处理器的Cadence优化验证套件,我们的共同客户可以快速的迅速集成并改善他们的差异化解决方案,打造具备竞争力的下一代设备。”

  Cadence验证套件针对Arm 设计进行了优化:

  · JasperGold® 形式验证平台:实现IP和子系统验证,包括Arm AMBA® 协议的形式化验证

  · Xcelium® 并行逻辑仿真器:提供经过产品验证的多核仿真器,加速SoC研发和其余Arm的设计验证

  · Palladium® Z1企业级仿真平台:包括基于Arm 快速模型(Fast Model)集成的Hybrid技术,操作系统启动最快提升50倍,基于应用软件的软件运行速度最快提升10倍,并利用动态功耗分析技术实现功耗快速预估

  · Protium™ S1 FPGA原型平台:与Palladium Z1企业级仿真平台集成使用,并可与Arm DS-5集成来进行流片前嵌入式软件的调试

  · vManager™规划与度量工具:为JasperGold平台、Xcelium仿真、Palladium Z1平台和Cadence VIP解决方案提供度量验证,实现Arm系统级芯片的验证收敛

  · Perspec™ 系统验证工具:结合面向Armv8架构设计的PSLib,提供软件驱动的用例验证,较传统验证激励开发效率最高提升10倍

  · Indago™ 调试平台:可对RTL设计、验证环境和嵌入式软件进行调试, 并支持基于Arm CPU的软硬件协同调试

  · Cadence验证工作台:与Arm Socrates™封装 Armv8 IP和VIP相结合,实现快速的SoC集成和UVM测试环境的搭建

  · Cadence互联工作台:可与Xcelium仿真器、Palladium Z1平台和Cadence验证IP同时使用,对基于Arm CoreLink™ 互联IP的系统进行快速的性能分析与验证

  · 验证IP组合:实现包括Arm AMBA互联在内的IP和SoC验证,支持Xcelium仿真器、JasperGold平台和Palladium Z1平台

  “得益于和Arm的紧密合作,针对全新Arm CPU和GPU,我们对高级数字设计实现和签核解决方案及验证解决方案进行了优化,帮助客户更高效地研发7nm移动类和消费类芯片,”Cadence公司执行副总裁兼数字与签核事业部及系统与验证事业部总经理Anirudh Devgan博士表示。“基于RAK和Cadence验证套装,设计师不仅可提升PPA和缩短项目周期,同时还将设计出基于Arm 技术的最先进产品。”


分享到:

相关阅读:
· Cadence推出针对最新移动和家庭娱乐应用的Tensilica HiFi 3z DSP架构
· Cadence发布业界首款面向汽车、监控、无人机和移动市场的神经网络DSP IP
· 应用Cadence Protium S1,晶晨半导体大幅缩短多媒体SoC软硬件集成时间
· 应用Cadence Protium S1,晶晨半导体大幅缩短多媒体SoC软硬件集成时间
· Cadence发布大规模并行物理签核解决方案Pegasus验证系统
· Cadence推出用于早期软件开发的FPGA原型验证平台Protium S1
· Cadence满足汽车业ISO 26262标准,交付行业首套全面的TCL1技术文档
· 硬件仿真加速器进入数据中心级时代
· Cadence Palladium Z1 企业级仿真平台开创数据中心级硬件仿真加速新时代